

# Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/FR05/000323

International filing date: 11 February 2005 (11.02.2005)

Document type: Certified copy of priority document

Document details: Country/Office: FR  
Number: 0401479  
Filing date: 13 February 2004 (13.02.2004)

Date of receipt at the International Bureau: 08 April 2005 (08.04.2005)

Remark: Priority document submitted or transmitted to the International Bureau in compliance with Rule 17.1(a) or (b)



World Intellectual Property Organization (WIPO) - Geneva, Switzerland  
Organisation Mondiale de la Propriété Intellectuelle (OMPI) - Genève, Suisse



# BREVET D'INVENTION

CERTIFICAT D'UTILITÉ - CERTIFICAT D'ADDITION

## COPIE OFFICIELLE

Le Directeur général de l'Institut national de la propriété industrielle certifie que le document ci-annexé est la copie certifiée conforme d'une demande de titre de propriété industrielle déposée à l'Institut.

Fait à Paris, le 16 FEV. 2005

Pour le Directeur général de l'Institut  
national de la propriété industrielle  
Le Chef du Département des brevets

A handwritten signature in black ink, appearing to read 'M. Planche', enclosed within a large, loopy oval stroke.

Martine PLANCHE

INSTITUT  
NATIONAL DE  
LA PROPRIÉTÉ  
INDUSTRIELLE

SIEGE  
26 bis, rue de Saint-Petersbourg  
75800 PARIS cedex 08  
Téléphone : 33 (0)1 53 04 53 04  
Télécopie : 33 (0)1 53 04 45 23  
www.inpi.fr



100-100000-100000



26 bis, rue de Saint Pétersbourg  
75800 Paris Cedex 08  
Téléphone : 33 (1) 53 04 53 04 Télécopie : 33 (1) 42 94 86 54

# BREVET D'INVENTION CERTIFICAT D'UTILITÉ

Code de la propriété intellectuelle - Livre VI

N° 11354\*02

## REQUÊTE EN DÉLIVRANCE page 1/2



Cet imprimé est à remplir lisiblement à l'encre noire

DB 540 @ W / 010801

|   |                      |   |  |
|---|----------------------|---|--|
| REMISE DES PIÈCES<br>DATE <b>69 INPI LYON</b><br>LIEU<br>N° D'ENREGISTREMENT<br>NATIONAL ATTRIBUÉ PAR L'INPI<br>DATE DE DÉPÔT ATTRIBUÉE<br>PAR L'INPI<br><b>13 FEV. 2004.</b><br>Vos références pour ce dossier<br>(facultatif) 706020c3SLC/AMD   |                      | Réservé à l'INPI<br><input checked="" type="checkbox"/> NOM ET ADRESSE DU DEMANDEUR OU DU MANDATAIRE<br>À QUI LA CORRESPONDANCE DOIT ÊTRE ADRESSÉE<br>Cabinet BEAU de LOMENIE<br>51, avenue Jean-Jaurès<br>B. P. 7073<br>69301 LYON CEDEX 07                      |  |
| Confirmation d'un dépôt par télécopie<br><input type="checkbox"/> N° attribué par l'INPI à la télécopie   |                      |   |  |
| <b>2 NATURE DE LA DEMANDE</b><br>Demande de brevet <input checked="" type="checkbox"/><br>Demande de certificat d'utilité <input type="checkbox"/><br>Demande divisionnaire <input type="checkbox"/><br>Demande de brevet initiale N° _____ Date _____<br>ou demande de certificat d'utilité initiale N° _____ Date _____<br>Transformation d'une demande de brevet européen Demande de brevet initiale N° _____ Date _____ |                      | Cochez l'une des 4 cases suivantes  |  |
| <b>3 TITRE DE L'INVENTION (200 caractères ou espaces maximum)</b><br>Procédé d'élaboration automatique de fichiers de description HDL de système électronique digital intégré et système digital électronique intégré obtenu  |                      |   |  |
| <b>4 DÉCLARATION DE PRIORITÉ OU REQUÊTE DU BÉNÉFICE DE LA DATE DE DÉPÔT D'UNE DEMANDE ANTÉRIEURE FRANÇAISE</b>  |                      | Pays ou organisation _____ N° _____<br>Date _____<br>Pays ou organisation _____ N° _____<br>Date _____<br>Pays ou organisation _____ N° _____<br>Date _____<br><input type="checkbox"/> S'il y a d'autres priorités, cochez la case et utilisez l'imprimé «Suite» |  |
| <b>5 DEMANDEUR (Cochez l'une des 2 cases)</b>   |                      | <input checked="" type="checkbox"/> Personne morale <input type="checkbox"/> Personne physique  |  |
| Nom ou dénomination sociale<br>Prénoms<br>Forme juridique<br>N° SIREN<br>Code APE-NAF   |                      | INSTITUT NATIONAL POLYTECHNIQUE DE GRENOBLE<br>_____<br>_____<br>_____<br>_____   |  |
| Domicile ou siège   | Rue                  | Service Recherche et Valorisation<br>46, avenue Félix Viallet   |  |
|   | Code postal et ville | 38031 GRENOBLE CEDEX 1  |  |
|   | Pays                 | France  |  |
| Nationalité   |                      | Française   |  |
| N° de téléphone (facultatif)  |                      | N° de télécopie (facultatif)  |  |
| Adresse électronique (facultatif)   |                      |   |  |
| <input type="checkbox"/> S'il y a plus d'un demandeur, cochez la case et utilisez l'imprimé «Suite»   |                      |   |  |

Remplir impérativement la 2<sup>ème</sup> page



# BREVET D'INVENTION CERTIFICAT D'UTILITÉ

REQUÊTE EN DÉLIVRANCE  
page 2/2

BR2

|   |                      |  |
|---|----------------------|--|
| REMISE DES PIÈCES<br>DATE 12 FEB 2004<br>LIEU 69 INPI LYON<br>N° D'ENREGISTREMENT<br>NATIONAL ATTRIBUÉ PAR L'INPI 0401479                         |                      | Réservé à l'INPI   |
| <b>Vos références pour ce dossier :</b><br><i>(facultatif)</i>  |                      | 706020c3SLC/AMD  |
| <b>6 MANDATAIRE (s'il y a lieu)</b>   |                      |  |
| Nom   |                      | LE CACHEUX   |
| Prénom  |                      | Samuel   |
| Cabinet ou Société  |                      | Cabinet BEAU de LOMENIE  |
| N° de pouvoir permanent et/ou de lien contractuel   |                      |  |
| Adresse   | Rue                  | 51, avenue Jean-Jaurès<br>B. P. 7073   |
|   | Code postal et ville | 69 003 01 LYON CEDEX 07  |
|   | Pays                 | France   |
| N° de téléphone <i>(facultatif)</i>   |                      | 0 472 76 85 30   |
| N° de télécopie <i>(facultatif)</i>   |                      | 04 78 69 86 82   |
| Adresse électronique <i>(facultatif)</i>  |                      | contact@cabinetbeaudelomenie.fr  |
| <b>7 INVENTEUR (S)</b><br>Les inventeurs sont nécessairement des personnes physiques  |                      |  |
| Les demandeurs et les inventeurs sont les mêmes personnes   |                      | <input type="checkbox"/> Oui<br><input checked="" type="checkbox"/> Non : Dans ce cas remplir le formulaire de Désignation d'inventeur(s)  |
| <b>8 RAPPORT DE RECHERCHE</b><br>Uniquement pour une demande de brevet (y compris division et transformation)                                     |                      |  |
| Établissement immédiat ou établissement différé   |                      | <input type="checkbox"/><br><input checked="" type="checkbox"/>  |
| Paiement échelonné de la redevance<br><i>(en deux versements)</i>   |                      | Uniquement pour les personnes physiques effectuant elles-mêmes leur propre dépôt<br><input type="checkbox"/> Oui<br><input type="checkbox"/> Non   |
| <b>9 RÉDUCTION DU TAUX DES REDEVANCES</b>   |                      | Uniquement pour les personnes physiques<br><input type="checkbox"/> Requête pour la première fois pour cette invention <i>(joindre un avis de non-imposition)</i><br><input type="checkbox"/> Obtenue antérieurement à ce dépôt pour cette invention <i>(joindre une copie de la décision d'admission à l'assistance gratuite ou indiquer sa référence)</i> : AG [ ] [ ] [ ] [ ] [ ] |
| Si vous avez utilisé l'imprimé «Suite», indiquez le nombre de pages jointes   |                      |  |
| <b>10 SIGNATURE DU DEMANDEUR OU DU MANDATAIRE</b><br>(Nom et qualité du signataire)<br><br>Le Mandataire :<br>Samuel LE CACHEUX<br>CPI n° 00-0405 |                      | VISA DE LA PRÉFECTURE<br>OU DE L'INPI<br>S. TEYSSIERE  |

La présente invention concerne, d'une part, le domaine technique de la conception, assistée par ordinateur (CAO), de systèmes électroniques digitaux digitaux intégrés, encore appelés « puces électroniques » et, d'autre part, le domaine technique des puces électroniques obtenues.

5 De manière générale, la conception de systèmes électroniques complexes, destinés à être intégrés sur une même puce électronique, fait intervenir une phase d'élaboration d'une description du système électronique intégré dans un langage, dit de haut niveau (HDL – High level Description Language), à un niveau, dit de transfert des registres (RTL – Register  
10 Transfert Level). Les langages les plus communément utilisés, pour réaliser une telle description HDL, sont les langages Verilog ou VHDL, sans qu'il faille considérer que ces langages soient les seuls permettant une description HDL au niveau RTL d'un système électronique intégré.

La description d'un système électronique intégré en langages HDL se  
15 matérialise le plus souvent sous la forme d'un système de fichiers électroniques ou base de données de description pouvant alors être constitué par un seul et même fichier texte établi en langage HDL ou, au contraire, comprendre plusieurs fichiers textes de description, certains des fichiers correspondant à la description particulière de modules ou de parties du  
20 système intégré, tandis que d'autres fichiers décrivent l'interaction et les relations entre les différents modules et les liens existant entre ces derniers.

Pour obtenir une description de la puce électronique qui pourraient être qualifiée de matérielle par rapport à la description en langage HDL qui pourrait être qualifiée de fonctionnelle ou comportementale, il est réalisé, à  
25 partir du système de fichiers de description HDL, une synthèse ou compilation au moyen d'un outil informatique, généralement baptisé compilateur de silicium, permettant d'obtenir une description matérielle au niveau des portes logiques, en fonction de la technologie retenue, description encore appelée « ~~net-liste~~ » « netlist » qui sera ensuite utilisée pour obtenir  
30 une représentation physique du système électronique intégré sous la forme de masques permettant la fabrication de la puce, conformément aux

différentes techniques connues, ces dernières n'entrant pas dans le cadre de la présente invention.

Un système électronique digital intégré ainsi obtenu doit, bien entendu, offrir une garantie de fiabilité et de fonctionnement conforme à l'objectif visé  
5 lors de sa conception.

Ainsi, il apparaît nécessaire, lors de la conception d'un système électronique, de prévoir des systèmes ou des moyens permettant d'en vérifier le parfait fonctionnement, de manière bien entendue automatisée, soit au moyen de dispositifs extérieurs qui seront connectés au système  
10 électronique intégré, une fois ce dernier fabriqué, soit au moyen, de systèmes de tests faisant partie intégrante du système électronique intégré obtenu.

De manière générale, une telle démarche, orientée vers la testabilité des systèmes électroniques intégrés, est qualifiée de technique de DFT,  
15 pour « Design For Test » : conception pour le test, et, de manière plus particulière, lorsqu'il est prévu d'incorporer au système électronique intégré ses propres moyens de test automatique, on parle de BIST, pour « Built In Self Test » : auto test intégré.

Une première démarche, en vue de vérifier le bon fonctionnement d'un  
20 système électronique digital intégré, consiste, tout d'abord, à vérifier le parfait fonctionnement des éléments mémoire, bascules ou « flip-flop » présents au sein du système intégré et destinés à stocker, temporairement, des résultats intermédiaires de traitement ou des valeurs de signaux. Il s'agit ici d'éléments mémoire locaux présents au sein des composants dits  
25 séquentiels. Ces derniers représentent la majorité des circuits intégrés complexes tels que les microprocesseurs ou les processeurs de traitement de signal. Un circuit séquentiel étant composé d'éléments de logique combinatoire et d'éléments séquentiels ou bascules à distinguer des éléments mémoires des modules de mémoire vive RAM ou morte ROM.

30 Le test des circuits séquentiels passe par une étape de génération de vecteurs de tests en utilisant des outils logiciels spécialisés dits ATPG pour

« Automatic Test Pattern Generators ». La qualité des vecteurs de test générés détermine la phase de test après fabrication et la capacité des vecteurs de test à révéler la présence des défauts. La génération de vecteurs de test de qualité nécessite la prise en compte des techniques de DFT telle  
5 que le SCAN. La technique de « SCAN », consistant à chaîner entre eux les différents éléments mémoire, de manière à obtenir une ou plusieurs chaînes qui seront activées dans le cadre d'un fonctionnement en mode test du circuit intégré. -

La mise en place des fonctionnalités de SCAN et du chaînage des  
10 éléments mémoire peut intervenir au niveau de la description matérielle (netlist) du circuit électronique digital intégré comme décrit dans le brevet US 6,311,317. Toutefois, compte tenu du nombre très important de portes logiques notamment, cette insertion effectuée de manière automatique ou semi-automatique requiert un temps très important de calcul. De plus, cette  
15 insertion est susceptible de perturber le fonctionnement en mode normal du système logique électronique intégré, de sorte que, après avoir procédé à ce chaînage des éléments au niveau de la description matérielle netlist, il peut apparaître nécessaire de modifier la conception du circuit et donc de réécrire la description en langage HDL de ce dernier, pour ensuite procéder à une  
20 nouvelle compilation silicium et une nouvelle insertion du chaînage des éléments mémoire au niveau netlist.

Or, ce processus itératif, qui peut s'avérer très long et consommateur de ressources matérielles et humaines, constitue un obstacle à la réduction du temps nécessaire pour la conception de systèmes électroniques intégrés  
25 fiables et performants.

Ainsi, il est apparu que, si l'intégration des fonctionnalités de scan SCAN pouvaient être effectuées au niveau de la description HDL avant la phase de synthèse, il serait possible d'obtenir une réduction substantielle du temps de conception du circuit électronique intégré.



Ainsi, une autre voie a été proposée consistant à incorporer les fonctionnalités, dites de chaînage ou de scan SCAN, au niveau RTL, dans le cadre de la description HDL du système électronique digital intégré.

Le brevet US 6 256 770 a, par exemple, proposé un procédé et un  
5 dispositif de mise en œuvre de fonctionnalité de test d'un système électronique intégré dans le cadre de sa description en langage HDL, prévoyant tout d'abord d'attribuer des portions de chaînes d'éléments mémoire à différents modules du circuit, puis de procéder à un ordonnancement de ces portions de chaînes d'éléments mémoire sur la base  
10 d'une analyse des relations fonctionnelles existant entre les éléments mémoire ou les vecteurs de données dans les descriptions HDL des modules pour, enfin, sur la base de cet ordonnancement, procéder à une insertion des instructions de chaînage dans la description en langage HDL du module concerné, de manière que, lors de la synthèse dudit module, le système  
15 électronique digital intégré incorpore, pour chaque module concerné, les circuits électroniques logiques nécessaires au test qui découle d'un tel chaînage.

Un tel procédé et dispositif permet, effectivement, une insertion automatique d'instructions HDL permettant d'obtenir, lors de la synthèse du  
20 circuit, les fonctionnalités de SCAN, permettant d'assurer la génération de vecteurs de test de bonne qualité pour le circuit intégré sous test :

Toutefois, il est apparu à l'usage que l'étape d'analyse des relations fonctionnelles, existant entre les différents vecteurs de données, dans le cadre de la conception de systèmes électroniques digitaux intégrés  
25 particulièrement complexes, induit un temps de calcul afin de procéder à cette analyse des relations fonctionnelles, particulièrement important, de sorte que les bénéfices de l'insertion au niveau RTL en langage HDL des fonctionnalités de SCAN se trouvent amoindris, voire annulés par les temps de calcul ou la puissance de calcul requise pour procéder à cette insertion,  
30 conformément au brevet US 6 256 770.

Une demande de brevet US 2003/0023941 présente une autre manière de procéder à l'insertion automatique au niveau RTL d'instructions en langage HDL, permettant de mettre en œuvre les fonctionnalités de scan SCAN dans le système électronique intégré qui sera obtenu par la synthèse de la description HDL ainsi modifiée.

Selon ce document, l'insertion des chaînes de scan SCAN et des points de test au niveau RTL en langage HDL est effectuée en réalisant, tout d'abord, une analyse de la testabilité de la description en langage HDL du système électronique intégré.

Or, si la méthode proposée par la demande US 2003/0023941 permet, effectivement, une insertion automatique des instructions HDL correspondant à des fonctionnalités de SCAN après synthèse, l'analyse de testabilité se trouve être une étape particulièrement consommatrice de ressources de calcul ou de temps, de sorte que les gains, obtenus par la modification automatique au niveau HDL du système électronique intégré, se trouvent dans ce cas également minimisés par les temps de calcul d'analyse de testabilité.

Par ailleurs, la demande US 2003/0023941 propose également de procéder à l'insertion des chaînes SCAN en effectuant une identification et une analyse des différents domaines d'horloge existants puis un calcul de minimisation des coûts de génération de test et de minimisation des domaines d'horloges. Or, cette analyse des domaines d'horloge et cette minimisation requiers également des ressources importantes.

Il apparaît donc le besoin d'une méthode qui, en assurant une insertion automatique dans le cadre de la description HDL au niveau RTL d'un système électronique digital intégré, des fonctionnalités de SCAN, permette de réduire substantiellement les temps de calcul, tout en offrant un système électronique digital intégré qui, après synthèse, présentera des performances au moins équivalentes à celles des systèmes intégrés qui seraient synthétisés à partir des descriptions HDL au niveau RTL traitées par les méthodes selon l'art antérieur.

Afin d'atteindre cet objectif, l'invention concerne un procédé d'analyse d'un ensemble de fichiers originaux de description d'un système électronique digital intégré dans un langage de description au niveau transfert de registres, dit langage HDL, en vue d'insérer de manière automatique dans les  
5 fichiers de description des instructions en langage HDL pour obtenir un nouvel ensemble de fichier de description en langage HDL du système électronique digital intégré incorporant des fonctionnalités de test de sorte que lors de la synthèse automatique du système électronique digital intégré à partir du nouvel ensemble de fichiers de description HDL le système  
10 électronique digital intégré obtenu incorpore une partie au moins les circuits électroniques logiques nécessaires au test du fonctionnement des éléments mémoires au moins.

Selon l'invention, le procédé d'analyse et d'insertion automatique est caractérisé en ce qu'il comprend les étapes suivantes:

- 15     ▪ localisation automatique, dans les fichiers de description HDL originaux des séquences d'instructions HDL qui, lors de la synthèse du système, seront à l'origine d'éléments mémoires,
- insertion, dans une partie au moins des fichiers de description HDL, de manière automatique séquentielle et sans analyse relationnelle ou  
20 fonctionnelle des éléments mémoire identifiés, d'instructions HDL assurant l'obtention, lors de la synthèse du système, d'une part, d'au moins une chaîne, dite de « SCAN », reliant les éléments mémoires et, d'autre part, des moyens de mise en œuvre du test dit de scan du circuit.

25     Au sens de l'invention, l'ensemble de fichiers de description HDL d'un système électronique digital intégré comprend un ou plusieurs fichiers de texte ou code ASCII qui décrivent en instruction HDL un, plusieurs ou tous les modules fonctionnels du système électronique digital intégré ainsi que les relations éventuelles existant entre les différents modules.

30     De même au sens de l'invention, il est effectué l'insertion de l'ensemble des instructions HDL nécessaire à la mise en œuvre du test dit de scan

SCAN à savoir notamment l'insertion des instructions permettant la mise du circuit à tester en mode de test, les instructions d'entrée de signal de test, de sortie de signal de test, les instructions de mise en œuvre d'une horloge de test, les instructions assurant le chaînage des éléments mémoire ainsi que  
5 les instructions de définition d'un contrôleur de test de SCAN sans que cette liste puisse être considérée comme possédant un caractère exhaustif ou exclusif d'autre fonctionnalité qui pourraient être nécessaire à la mise en œuvre du test.

Le procédé selon l'invention présente l'avantage du fait de l'insertion  
10 séquentielle des instructions de chaînage des éléments au fur et à mesure de leur apparition dans les pages de description HDL de ne pas nécessiter d'importantes ressources de calcul de sorte que le procédé selon l'invention peut être mis en œuvre sur un ordinateur, tel qu'un ordinateur personnel, tout en obtenant des temps de traitement moindres que ceux nécessaires  
15 pour la mise en œuvre des procédés selon l'art antérieur.

En effet, les inventeurs ont eu le mérite de mettre en évidence qu'il n'était pas nécessaire de procéder à une analyse, relationnelle ou fonctionnelle, ni même à une analyse de testabilité pour procéder à l'insertion des instructions HDL nécessaires à la mise en œuvre des  
20 fonctionnalités de SCAN et qu'une insertion séquentielle desdites instructions HDL, insertion qui pourrait être qualifiée d'insertion heuristique, au fur et à mesure de l'apparition dans les fichiers de descriptions HDL de ces instructions susceptibles d'engendrer des éléments de mémoire, permettait, en fin de compte, d'obtenir toutes les fonctionnalités de test des éléments  
25 mémoire du système électronique digital intégré sans en altérer les performances ni en augmenter de manière trop importante la surface.

Selon une caractéristique de l'invention, le procédé d'analyse et d'insertion automatique comprend une étape d'enregistrement du nouvel ensemble de fichiers de description HDL obtenus.

30 Selon une autre caractéristique de l'invention, afin d'éviter des violations des règles de scan SCAN lors de la synthèse du circuit à partir du

nouvel ensemble de fichiers de description HDL, le procédé d'analyse et d'insertion automatique comprend une phase d'identification des éventuels différents domaines d'horloge existants et l'étape d'insertion d'instructions HDL de chaînage d'éléments mémoire est alors réalisée de manière à créer  
5 au moins une chaîne de scan SCAN distincte pour chaque domaine d'horloge.

Par ailleurs, afin d'assurer une implémentation du scan SCAN au niveau RTL qui garantisse lors de la synthèse le respect des règles de scan SCAN, selon l'invention la dimension des variables ou signaux est déterminée avant l'étape d'insertion des instructions HDL de scan SCAN. Ainsi par exemple  
10 dans le cas de variable VHDL de type entier ou énumération, l'invention prévoit que la longueur des mots correspondant ou nombre de bits doit être fixé avant l'insertion des instructions VHDL de scan SCAN afin de garantir que les mémoires élémentaires constitutives de chaque mémoire sont bien chaînés entre-eux.

15 Ainsi, selon une autre caractéristique de l'invention, le procédé d'analyse et d'insertion automatique :

- comprend une étape d'analyse de l'ensemble de fichiers originaux de description HDL et de création d'au moins un fichier d'indexation comprenant, pour chaque objet et processus HDL, au  
20 moins le type et les coordonnées dans les fichiers de description HDL originaux,
- et l'étape de localisation des instructions HDL qui lors de la synthèse du circuit seront à l'origine d'éléments mémoires, comprend une phase de création d'un fichier de localisation des  
25 mémoires comprenant, pour chaque élément mémoire, au moins le nom de l'objet HDL correspondant, son type, sa dimension et ses coordonnées dans les fichiers de description HDL originaux.

De plus, dans la mesure où des informations sur la dimension de certaines variables seraient absentes de l'ensemble de fichiers originaux de  
30 description HDL, l'invention prévoit dans une forme préférée de mise en œuvre, une étape soit de définition automatique de cette dimension sur la

base d'une valeur par défaut prédéterminée soit de définition interactive avec un utilisateur du procédé.

Dans le même sens, et selon une variante de mise de œuvre préférée, le procédé conforme à l'invention vérifie, lors de l'insertion des instructions HDL de chaînage, la compatibilité des éléments mémoires entre eux. En effet, il n'est possible de chaîner que des éléments mémoires correspondant à des objets de même type et de même dimension compatible. Ainsi, en cas d'incompatibilité, l'invention prévoit de manière préférée mais non que l'étape d'insertion des instructions HDL de chaînage comprend soit une phase de transformation automatique du type et/ou de la dimension d'un ou des deux objets à l'origine du conflit, soit une phase de modification interactive avec l'utilisateur du type et/ou de la dimension d'un ou des deux objets à l'origine du conflit. En ce qui concerne la détection automatique et la correction de tels conflits correspondant à des erreurs de syntaxe ou grammaticales dans la mise en œuvre du langage, il est possible de se reporter à la demande de brevet US 2003/0033595.

Selon une autre caractéristique de l'invention, l'étape d'insertion d'instruction HDL de chaînage d'éléments mémoire comprend :

- une phase d'insertion d'instructions HDL de chaînage dit local d'éléments mémoires au niveau d'ensemble d'instructions HDL correspondant à un processus HDL de manière à obtenir lors de la synthèse au moins une chaîne distincte d'éléments mémoires pour chaque processus HDL,
- une phase d'insertion d'instruction HDL de chaînage, dit global, au niveau des fichiers de description HDL, de manière à obtenir, lors de la synthèse, au moins une chaîne d'éléments mémoire comprenant les chaînes d'éléments mémoire créés lors de la phase de chaînage local.

De manière général dans le cas du chaînage au sein même des processus on parle de chaînage dans le domaine séquentiel tandis que pour

le chaînage hors processus on parle de chaînage dans le domaine concurrent.

Ainsi, selon encore une caractéristique de l'invention, l'étape d'insertion automatique des instructions HDL comprend les phases suivantes :

- 5           ▪ insertion d'instructions HDL correspondant à des signaux de test utilisés comme port d'entrée-sortie,
- insertion d'instructions HDL correspondant à des signaux intermédiaires de travail,
- 10          ▪ insertion, au niveau de chaque processus, d'instructions HDL assurant l'obtention, lors de la synthèse du circuit, d'au moins une chaîne, dite de « SCAN », reliant les éléments mémoires propres au processus,
- insertion d'instructions HDL assurant une affectation concurrente des chaînes des entrées et sorties des chaînes de SCAN en dehors
- 15          des processus.

Selon l'invention, le procédé d'analyse et d'insertion d'instructions HDL peut être mis en œuvre dans le cadre de différents langages de description HDL, tels que Verilog ou VHDL, étant entendu qu'il ne s'agit là que d'exemples non limitatifs et que le procédé selon l'invention pourrait être mis

20 en œuvre pour encore d'autres langages de description HDL.

De plus, le procédé peut également être mis en œuvre sur un ensemble hétérogène de fichiers originaux de description en langage HDL comprenant par exemple mais non exclusivement des fichiers de description établis en langage Verilog et d'autres établis en langage VHDL.

25          Ainsi, selon une autre caractéristique de l'invention, dans le cas de l'utilisation des langages Verilog et VHDL en tant que langages de description HDL, l'étape de localisation des instructions HDL à l'origine des éléments mémoire comprend :

- 30           ▪ une étape de recherche de processus synchronisés afin de détecter les objets affectés à l'intérieur de ces processus

- tout objet affecté à l'intérieur d'un processus et qui est lu dans un autre processus ou dans la partie concurrente du code HDL sera considéré comme un élément mémoire
- dans un processus synchronisé, tout objet affecté dans une  
5 branche d'une structure de contrôle « if » sans qu'il soit affecté dans toutes autres branches de cette même structure est considéré comme un élément mémoire
- dans un processus synchronisé, tout objet qui est lu avant d'être écrit est référencé comme un élément mémoire.

10 Dans une forme de mise en œuvre préférée du procédé selon l'invention et dans le cadre du chaînage local d'un processus décrit en langage VHDL, il est prévu une phase d'insertion d'instructions VHDL de définition de signaux intermédiaires destinés à reprendre les valeurs des chaînes de variables afin de permettre leur affectation et leur chaînage en  
15 dehors des processus.

Par ailleurs, selon l'invention, l'insertion automatique des instructions HDL doit être réalisée de manière à n'induire aucune dégradation fonctionnelle du code en langage HDL du système électronique digital intégré original.

20 Selon une autre caractéristique de l'invention, afin de permettre une optimisation des chaînes de SCAN et une amélioration de la couverture de fautes après synthèse du système électronique digital intégré à partir du nouvel ensemble de fichiers de description HDL, sans qu'il soit nécessaire de modifier à nouveau la description en langage HDL et de mettre à nouveau en  
25 œuvre le procédé selon l'invention et éviter ainsi un allongement du temps de conception du circuit, il est créé des chaînes de SCAN programmable. A cet effet, l'étape d'insertion des instructions HDL de SCAN comprend une phase d'insertion d'instructions HDL qui lors de la synthèse généreront un multiplexeur programmable intercalé entre au moins les éléments mémoire  
30 d'une chaîne de SCAN. De manière préférée, il est intercalé un tel multiplexeur entre tous les éléments mémoires successifs des chaînes de



SCAN. Bien entendu, il est également procédé à l'insertion des instructions HDL correspondant à un contrôleur des multiplexeurs intercalés dans les chaînes de SCAN.

L'invention concerne également un système électronique digital intégré ou système monopuce qui comprend au moins un module fonctionnel de  
5 logique combinatoire et des éléments mémoires associés ainsi que des moyens de test de type SCAN comprenant au moins une chaîne d'éléments mémoires. Selon l'invention, le système électronique digital intégré est caractérisé en ce qu'il comprend des moyens de reconfiguration  
10 programmable de la chaîne SCAN.

Selon une autre caractéristique de l'invention, toujours en vue l'améliorer les capacités de test du circuit qui sera obtenu à partir du nouvel ensemble de fichier de description HDL, le procédé comprend une étape d'insertion d'instructions HDL dont la synthèse sera à l'origine de moyens  
15 intégrés d'auto test (BIST) du système électronique digital intégré. De tel moyens comprennent au moins un générateur automatique de vecteurs de test (TPG – Test Pattern Generator), des moyens d'analyse de la réponse du système électronique et des moyens de contrôle du test. Selon une caractéristique préférée de mise en œuvre de l'invention, le générateur  
20 automatique de vecteurs de test est conçu de manière que la séquence d'initialisation du registre à décalage à contre réaction linéaire plus communément connu par le PRPG (Parallel Random Pattern Generator) soit programmable. Par ailleurs, selon une caractéristique préférée de mise en œuvre de l'invention, la structure de génération de vecteurs de test et celle  
25 de l'analyse des réponses se basent sur la structure de SCAN programmable citée ci-dessus.

L'invention concerne, également, un dispositif de conception automatisé en langage de description au niveau transfert de registres, dit langage HDL d'un système complet ou d'une partie de système électronique digital  
30 intégré, dispositif comprenant au moins une unité de calcul, une unité de mémoire et une unité de stockage de fichiers, caractérisé en ce que l'unité

de stockage comprend des fichiers de description en langage HDL du système ou de la partie de système électronique intégré et en ce que les unités de calcul et de mémoire sont adaptées pour générer, en mettant en œuvre le procédé selon l'invention et à partir des fichiers de description HDL, de nouveaux fichiers de description HDL du système ou de la partie de système qui incorporent des instructions HDL, de manière que le système ou la partie de système électronique digital intégré obtenu à partir des nouveaux fichiers incorpore une partie au moins des circuits électroniques logiques nécessaires au test du fonctionnement des éléments mémoire au moins.

Dans une forme préférée de réalisation le dispositif comprend un ordinateur personnel mettant en oeuvre un programme dont l'exécution permet la mise en œuvre du procédé selon l'invention.

L'invention concerne aussi un support de données lisibles par ordinateur sur lequel est enregistré un programme dont l'exécution par un ordinateur permet la mise en œuvre du procédé selon l'invention.

Les figures 1 et 2 illustrent des exemples d'organigramme de mise en œuvre du procédé selon l'invention.

Les figures 3 à 10 illustre des fichiers de description en langage HDL utilisés et générés au cours de la mise en œuvre du procédé selon l'invention.

### **1- Approche « Scan reconfigurable »**

L'approche de scan reconfigurable consiste à permettre à un concepteur de revenir sur le choix lié à la configuration des chaînes de scan qui sont construites au niveau RTL. Ce choix peut être modifié soit au niveau logique une fois la « netlist » obtenue soit lors du test réel des circuits intégrés en post-production.


La reconfiguration des chaînes de scan consiste à redéfinir les paramètres suivants :

- Taille des chaînes de scan

- Configuration physique d'une ou de plusieurs chaîne de scan (éléments mémoires monolithiques constituant la chaîne de scan appelés « scan-chain » dans la figure).

5 Comme illustré dans la figure ci-dessous, une telle reconfiguration passe par l'implantation au niveau RTL d'un contrôleur (configuration contrôleur) agissant sur les éléments de reconfiguration appelés commutateurs ou « switch configurators ». Le rôle d'un commutateur est de permettre l'activation d'une connexion selon la séquence de configuration activée au


10 niveau du contrôleur.




## 2- Approche « BIST et reprogrammation des séquences d'initialisation

L'architecture BIST est résumée dans la figure ci-dessous :

### Circuit intégré



La structure de génération de vecteurs de test ou TPG ainsi que celle liée à la compression des résultats ou ORA est basée sur une structure dite de LFSR (Linear Feedback Shift Register) :



Les modules en couleur correspondent à des portes « ou exclusif » et celles en vert à des éléments de mémorisation ou bascules.

Contrairement à la structure ORA, aucune entrée extérieure n'est requise pour le TPG.

Concernant la structure de génération de vecteurs de test (TPG), la valeur initiale des bascules détermine la séquence de vecteurs de test générée et par conséquent la capacité de la séquence de test à détecter des défauts.

L'approche BIST d consiste à reprogrammer cette séquence d'initialisation une fois l'étape de synthèse logique effectuée. Les conditions de reprogrammation dépendent de la « netlist » obtenue ainsi que des résultats obtenus de l'outil de génération de vecteurs de test (ATPG). La reprogrammation de la séquence initiale passe par l'implantation au niveau RTL d'un contrôleur BIST qui agira directement sur les différences bascules constituant le LFSR.

## REVENDEICATIONS

1 - Procédé d'analyse d'un ensemble de fichiers originaux de description d'un système électronique digital intégré dans un langage de description au niveau transfert de registres, dit langage HDL, en vue d'insérer de manière  
5 automatique dans les fichiers de description des instructions en langage HDL pour obtenir un nouvel ensemble de fichier de description en langage HDL du système électronique digital intégré incorporant des fonctionnalités de test de sorte que lors de la synthèse automatique du système électronique digital intégré à partir du nouvel ensemble de fichiers le système électronique  
10 digital intégré obtenu incorpore une partie au moins les circuits électroniques logiques nécessaires au test du fonctionnement du circuit global,

procédé caractérisé en ce qu'il comprend les étapes suivantes :

- localisation automatique, dans les fichiers de description HDL originaux, des séquences d'instructions HDL qui, lors de la synthèse du système,  
15 seront à l'origine d'éléments mémoires,
- insertion, dans une partie au moins des fichiers de description HDL, de manière séquentielle automatique et sans analyse relationnelle ou fonctionnelle des éléments mémoire identifiés, d'instructions HDL assurant l'obtention, lors de la synthèse du système, d'au moins une  
20 chaîne, dite de « SCAN », reliant les éléments mémoires,
- enregistrement du nouvel ensemble de fichiers de description HDL obtenus.

2 - Procédé d'analyse et d'insertion automatique selon la revendication 1 ou 2, caractérisé en ce que l'étape d'insertion d'instruction HDL de chaînage  
25 d'éléments mémoires comprend :

- une phase d'insertion d'instructions HDL de chaînage dit local d'éléments mémoires au niveau d'ensemble d'instructions HDL correspondant à un objet HDL de manière à obtenir lors de la synthèse au moins une chaîne distincte d'éléments mémoires pour  
30 chaque objet HDL,

- une phase d'insertion d'instruction HDL de chaînage, dit global, au niveau des fichiers de description HDL, de manière à obtenir, lors de la synthèse, au moins une chaîne d'éléments mémoire comprenant les chaînes d'éléments mémoire créées lors de la phase de chaînage local.

5

**3** - Procédé d'analyse et d'insertion automatique selon revendication 1 ou 2, caractérisé :

- en ce qu'il comprend une étape d'analyse de l'ensemble de fichiers originaux de description HDL et de création d'au moins un fichier d'indexation comprenant, pour chaque objet et processus HDL, la liste des unités de conception si elles existent (entité, librairie, paquetage), pour chaque unité de conception l'ensemble des déclarations, chaque déclaration comprenant le numéro de ligne, le nom de l'objet, son type, sa taille ainsi que le type de construction de contrôle associée,
- et en ce que l'étape de localisation des instructions HDL qui lors de la synthèse du circuit seront à l'origine d'éléments mémoires, comprend une phase de création d'un fichier de localisation des mémoires comprenant, pour chaque élément mémoire : le nom de l'objet, le fichier de référence, le type, la taille de l'objet ainsi que le nom de l'architecture.

10

15

20

**4** - Procédé d'analyse et d'insertion automatique selon la revendication 3, caractérisé en que l'étape d'insertion automatique des instructions HDL comprend les phases suivantes :

- insertion d'instructions HDL correspondant à des signaux de test utilisés comme port d'entrée-sortie, lors du chaînage global,
- insertion d'instructions HDL correspondant à des signaux intermédiaires de travail ceci concerne le cas où il s'agit de chaîner des éléments de mémoire entre plusieurs processus où impliquant des ports primaires d'entrée/sortie.

25

30

- insertion, au niveau de chaque processus, d'instructions HDL assurant l'obtention, lors de la synthèse du circuit, d'au moins une chaîne, dite de «SCAN», reliant les éléments mémoires propres au processus,
- 5     ▪ insertion d'instructions HDL assurant une affectation concurrente des pour le chaînage global des éléments mémoires en dehors des processus.

5 - Dispositif de conception automatisée en langage de description au  
10   niveau transfert de registres, dit langage HDL d'un système complet ou d'une  
partie de système électronique digital intégré, dispositif comprenant au  
moins une unité de calcul, une unité de mémoire et une unité de stockage de  
fichiers, caractérisé en ce que l'unité de stockage comprend des fichiers de  
description en langage HDL du système ou de la partie de système  
15   électronique intégré et en ce que les unités de calcul et de mémoire sont  
adaptées pour générer, en mettant en œuvre le procédé selon l'une des  
revendications à 1 à 4 et à partir des fichiers de description HDL, de  
nouveaux fichiers de description HDL du système ou de la partie  
20   de système électronique digital intégré obtenu à partir des nouveaux fichiers  
incorpore une partie au moins des circuits électroniques logiques nécessaires  
au test du fonctionnement des éléments mémoire au moins.



*Program modules:*

*Analyze* – Parses the hdl source file and gets the necessary circuit structure information

Input: HDL source file; Output; VIF File, Project file

*Get\_memory* – Detects the memory elements of the circuit

Input: VIF File; Output; MEM File

*Build\_Scan* – Builds the scan chains according to the chosen method (Full Scan, Partial Scan, Custom Scan)

Input: MEM file; Output; Scan file or Reconstruction File

*Build\_hierarchy\_model* – Builds the circuit scanned hierarchical model

Input: Project File; Output; Reconstruction File

*Reconstruction* – Inserts the scan chains into the HDL source file and connects the hierarchical chains

Input: HDL source file, Reconstruction File; Output; Scanned HDL File




Figure 1 : organigramme procédé d'insertion automatique instruction de SCAN

**Program modules:**

*System Graph generator* – Given a VHDL or a Verilog description, it generates a graph where edges are related to combinational logic and nodes represent memory elements.

*Testability Enhancement Block* – This module adds new edges to the graph to enhance the controllability and the observability to nodes.

*HiDFT-Scan* – This is the software that generates scan automatically.

*Pseudorandom test generation* – it allows the selection of the size of test vectors and the parameters that are necessary for the test generation block

*ATPG and compression architecture block* – this block implemented in RTL allows the effective generation of test patterns and the compression of the obtained results. Final signatures are sent to the outputs through the scan chain.




Figure 2 : Organigramme procédé

EXEMPLE fichier VHDL sans SCAN - page 1/2

```

\exemple VHDL sans SCAN
library ieee;
use ieee.std_logic_1164.all;

entity b03 is
    port (
        CLOCK : in std_logic;
        RESET : in std_logic;
        request1 : in std_logic;
        request2 : in std_logic;
        request3 : in std_logic;
        request4 : in std_logic;
        grant_o : out std_logic_vector(3 downto 0)
    );
end b03;

architecture BEHAV of b03 is
    constant INIT : std_logic_vector(4 downto 0) := "0000";
    constant ANALISI_REQ : std_logic_vector(1 downto 0) := "01";
    constant ASSIGN_CONST : std_logic_vector(3 downto 0) := "1000";
    signal c3 : std_logic_vector(2 downto 0);

    constant U1 : std_logic_vector(2 downto 0) := "100";
    constant U2 : std_logic_vector(2 downto 0) := "010";
    constant U3 : std_logic_vector(2 downto 0) := "001";
    constant U4 : std_logic_vector(2 downto 0) := "111";

begin
    process(CLOCK, RESET)

        variable c0a0 : std_logic_vector(2 downto 0);
        variable c0a1 : std_logic_vector(2 downto 0);
        variable c0a2 : std_logic_vector(2 downto 0);
        variable c0a3 : std_logic_vector(2 downto 0);
        variable state : std_logic_vector(1 downto 0);
        variable r01, r02, r03, r04 : std_logic;
        variable f01, f02, f03, f04 : std_logic;
        variable grant : std_logic_vector(3 downto 0);

    begin
        if RESET='1' then
            state:=INIT;
            c0a0:="0000";
            c0a1:="0000";
            c0a2:="0000";
            c0a3:="0000";
            r01:="0";
            r02:="0";
            f01:="0";
            f02:="0";
            f03:="0";
            f04:="0";
            r03:="0";
            r04:="0";
            f01:="0";
            f02:="0";
            f03:="0";
            f04:="0";
            grant:="0000";
            grant_o<="0000";
        elsif CLOCK'event and CLOCK='1' then
            case state is
                when ANALISI_REQ =>
                    c3<=c0a3;
                    grant_o<=grant;

                    if (r01='1') then
                        if (f01='0') then
                            c0a3 := c0a2;
                            c0a2 := c0a1;
                            c0a1 := c0a0;
                            c0a0 := U1;
                        end if;
                    elsif (r02='1') then
                        if (f02='0') then
                            c0a3 := c0a2;
                            c0a2 := c0a1;
                            c0a1 := c0a0;
                        end if;
                    end if;
                end case;
            end process;
        end BEHAV;
    end architecture BEHAV;

```

EXEMPLE fichier VHDL sans SCAN - page 2/2

```

        end if;
        c0a0 := U2;
    elsif (r03='1') then
        if (f03='0') then
            c0a3 := c0a2;
            c0a2 := c0a1;
            c0a1 := c0a0;
            c0a0 := U3;
        end if;
    elsif (r04='1') then
        if (f04='0') then
            c0a3 := c0a2;
            c0a2 := c0a1;
            c0a1 := c0a0;
            c0a0 := U4;
        end if;
    end if;

    f01:=r01;
    f02:=r02;
    f03:=r03;
    f04:=r04;

    state:=ASSIGN_CONST;

    when ASSIGN_CONST =>
        if ((f01 or f02 or f03 or f04)='1') then
            case c0a0 is
                when U1 =>
                    grant:="1000";
                when U2 =>
                    grant:="0100";
                when U3 =>
                    grant:="0010";
                when U4 =>
                    grant:="0001";
                when others =>
                    grant:="0000";
            end case;
            c0a0:=c0a1;
            c0a1:=c0a2;
            c0a2:=c0a3;
            c0a3:="0000";
        end if;
        r01 := request1;
        r02 := request2;
        r03 := request3;
        r04 := request4;
        state:=ANALISI_REQ;

    when INIT =>
        r01 := request1;
        r02 := request2;
        r03 := request3;
        r04 := request4;
        state:=ANALISI_REQ;

    when others =>
        state:=ANALISI_REQ;
    end case;
end if;
end process;
end BEHAV;

```

```

LIBRARY 1 ( ieee ) ; use ieee.std_logic_1164.all ; use ieee.std_logic_1164.all ;
USE 2 ( ieee.std_logic_1164 ) ;
ENTITY 3 b03
DECLARATION 7 ( clock ) INPUT std_logic (0:0) AFFECTED_BY ( ) ; --type-declaration name-1164-std-logic-1164
--type-declaration name-1164-std-logic-1164
DECLARATION 8 ( reset ) INPUT std_logic (0:0) AFFECTED_BY ( ) ;
DECLARATION 9 ( request1 ) INPUT std_logic (0:0) AFFECTED_BY ( ) ;
DECLARATION 10 ( request2 ) INPUT std_logic (0:0) AFFECTED_BY ( ) ;
DECLARATION 11 ( request3 ) INPUT std_logic (0:0) AFFECTED_BY ( ) ;
DECLARATION 12 ( request4 ) INPUT std_logic (0:0) AFFECTED_BY ( ) ;
DECLARATION 13 ( grant_o ) OUTPUT std_logic_vector (3:0) AFFECTED_BY ( ) ;
END ENTITY 16
ARCHITECTURE 18 BEHAV OF b03
DECLARATION 20 ( init ) CON std_logic_vector (1:0) AFFECTED_BY ( ) ;
DECLARATION 21 ( ANALIST_REQ ) CON std_logic_vector (1:0) AFFECTED_BY ( ) ;
DECLARATION 22 ( assign_const ) CON std_logic_vector (1:0) AFFECTED_BY ( ) ;
DECLARATION 23 ( c3 ) EIG std_logic_vector (2:0) AFFECTED_BY ( ) ;
DECLARATION 24 ( u1 ) CON std_logic_vector (2:0) AFFECTED_BY ( ) ;
DECLARATION 25 ( u2 ) CON std_logic_vector (2:0) AFFECTED_BY ( ) ;
DECLARATION 26 ( u3 ) CON std_logic_vector (2:0) AFFECTED_BY ( ) ;
DECLARATION 27 ( u4 ) CON std_logic_vector (2:0) AFFECTED_BY ( ) ;
DECLARATION 28 ( u5 ) CON std_logic_vector (2:0) AFFECTED_BY ( ) ;
PROCESS 35 ( clock reset )
DECLARATION 36 ( code0 ) VAR std_logic_vector (2:0) AFFECTED_BY ( ) ;
DECLARATION 37 ( code1 ) VAR std_logic_vector (2:0) AFFECTED_BY ( ) ;
DECLARATION 38 ( code2 ) VAR std_logic_vector (2:0) AFFECTED_BY ( ) ;
DECLARATION 39 ( code3 ) VAR std_logic_vector (2:0) AFFECTED_BY ( ) ;
DECLARATION 40 ( state ) VAR std_logic_vector (1:0) AFFECTED_BY ( ) ;
DECLARATION 41 ( r1 r2 r3 r4 ) VAR std_logic (0:0) AFFECTED_BY ( ) ;
DECLARATION 42 ( grant ) VAR std_logic_vector (3:0) AFFECTED_BY ( ) ;
INSTRUCTION 45 IF ( reset )
INSTRUCTION 46 AFFECT ( state ) AFFECTED_BY ( init )
INSTRUCTION 47 AFFECT ( code0 ) AFFECTED_BY ( )
INSTRUCTION 48 AFFECT ( code1 ) AFFECTED_BY ( )
INSTRUCTION 49 AFFECT ( code2 ) AFFECTED_BY ( )
INSTRUCTION 50 AFFECT ( code3 ) AFFECTED_BY ( )
INSTRUCTION 51 AFFECT ( r1 ) AFFECTED_BY ( )
INSTRUCTION 52 AFFECT ( r2 ) AFFECTED_BY ( )
INSTRUCTION 53 AFFECT ( r3 ) AFFECTED_BY ( )
INSTRUCTION 54 AFFECT ( r4 ) AFFECTED_BY ( )
INSTRUCTION 55 AFFECT ( r5 ) AFFECTED_BY ( )
INSTRUCTION 56 AFFECT ( r6 ) AFFECTED_BY ( )
INSTRUCTION 57 AFFECT ( r7 ) AFFECTED_BY ( )
INSTRUCTION 58 AFFECT ( r8 ) AFFECTED_BY ( )
INSTRUCTION 59 AFFECT ( grant ) AFFECTED_BY ( )
INSTRUCTION 60 ASSIGN ( grant_o ) ASSIGNED_BY ( )
SIGNAL CLK 61 CLOCK
INSTRUCTION 61 ELSEIF ( clock )
INSTRUCTION 62 CASE ( state )
INSTRUCTION 63 WHEN ( ANALIST_REQ )
INSTRUCTION 64 ASSIGN ( c3 ) ASSIGNED_BY ( code3 )
INSTRUCTION 65 ASSIGN ( grant_o ) ASSIGNED_BY ( grant )
INSTRUCTION 67 IF ( r1 )
INSTRUCTION 68 IF ( r2 )
INSTRUCTION 69 AFFECT ( code3 ) AFFECTED_BY ( code2 )
INSTRUCTION 70 AFFECT ( code2 ) AFFECTED_BY ( code1 )
INSTRUCTION 71 AFFECT ( code1 ) AFFECTED_BY ( code0 )
INSTRUCTION 72 AFFECT ( code0 ) AFFECTED_BY ( u1 )
INSTRUCTION 74 ELSEIF ( r3 )
INSTRUCTION 75 IF ( r4 )
INSTRUCTION 76 AFFECT ( code3 ) AFFECTED_BY ( code2 )
INSTRUCTION 77 AFFECT ( code2 ) AFFECTED_BY ( code1 )
INSTRUCTION 78 AFFECT ( code1 ) AFFECTED_BY ( code0 )
INSTRUCTION 79 AFFECT ( code0 ) AFFECTED_BY ( u2 )
INSTRUCTION 81 ELSEIF ( r5 )
INSTRUCTION 82 IF ( r6 )
INSTRUCTION 83 AFFECT ( code3 ) AFFECTED_BY ( code2 )
INSTRUCTION 84 AFFECT ( code2 ) AFFECTED_BY ( code1 )
INSTRUCTION 85 AFFECT ( code1 ) AFFECTED_BY ( code0 )
INSTRUCTION 86 AFFECT ( code0 ) AFFECTED_BY ( u3 )
INSTRUCTION 88 ELSEIF ( r7 )
INSTRUCTION 89 IF ( r8 )
INSTRUCTION 90 AFFECT ( code3 ) AFFECTED_BY ( code2 )
INSTRUCTION 91 AFFECT ( code2 ) AFFECTED_BY ( code1 )
INSTRUCTION 92 AFFECT ( code1 ) AFFECTED_BY ( code0 )
INSTRUCTION 93 AFFECT ( code0 ) AFFECTED_BY ( u4 )

```

```

INSTRUCTION 97 AFFECT ( r1 ) AFFECTED_BY ( r1 )
INSTRUCTION 98 AFFECT ( r2 ) AFFECTED_BY ( r2 )
INSTRUCTION 99 AFFECT ( r3 ) AFFECTED_BY ( r3 )
INSTRUCTION 100 AFFECT ( r4 ) AFFECTED_BY ( r4 )
INSTRUCTION 102 AFFECT ( state ) AFFECTED_BY ( ASSIGN_CONST )
INSTRUCTION 104 WHEN ( ASSIGN_CONST )
INSTRUCTION 105 IF ( r1 r2 r3 r4 )
INSTRUCTION 106 CASE ( code0 )
INSTRUCTION 107 WHEN ( u1 )
INSTRUCTION 108 AFFECT ( grant ) AFFECTED_BY ( )
INSTRUCTION 109 WHEN ( u2 )
INSTRUCTION 110 AFFECT ( grant ) AFFECTED_BY ( )
INSTRUCTION 111 WHEN ( u3 )
INSTRUCTION 112 AFFECT ( grant ) AFFECTED_BY ( )
INSTRUCTION 113 WHEN ( u4 )
INSTRUCTION 114 WHEN ( u5 )
INSTRUCTION 115 WHEN ( u6 )
INSTRUCTION 116 AFFECT ( grant ) AFFECTED_BY ( )
END CASE 117
INSTRUCTION 118 AFFECT ( code0 ) AFFECTED_BY ( code1 )
INSTRUCTION 119 AFFECT ( code1 ) AFFECTED_BY ( code2 )
INSTRUCTION 120 AFFECT ( code2 ) AFFECTED_BY ( code3 )
INSTRUCTION 121 AFFECT ( code3 ) AFFECTED_BY ( )
INSTRUCTION 123 AFFECT ( r1 ) AFFECTED_BY ( request1 )
INSTRUCTION 124 AFFECT ( r2 ) AFFECTED_BY ( request2 )
INSTRUCTION 125 AFFECT ( r3 ) AFFECTED_BY ( request3 )
INSTRUCTION 126 AFFECT ( r4 ) AFFECTED_BY ( request4 )
INSTRUCTION 127 AFFECT ( state ) AFFECTED_BY ( ANALIST_REQ )
INSTRUCTION 128 WHEN ( INIT )
INSTRUCTION 129 AFFECT ( r1 ) AFFECTED_BY ( request1 )
INSTRUCTION 130 AFFECT ( r2 ) AFFECTED_BY ( request2 )
INSTRUCTION 131 AFFECT ( r3 ) AFFECTED_BY ( request3 )
INSTRUCTION 132 AFFECT ( r4 ) AFFECTED_BY ( request4 )
INSTRUCTION 133 AFFECT ( state ) AFFECTED_BY ( ANALIST_REQ )
INSTRUCTION 134 WHEN ( )
END CASE 136
END PROCESS 138
END ARCHITECTURE 140

```

exemple-mem-vhdl - page 1/1

exemple-mem-vhdl

```
5_0 grant_o CLOCK 35 std_logic_vector (3:0) b03 BEHAV /signal-variable non  
--clocke-synchronisation type (taille rc- entité non-architecture /  
VAR cod20 CLOCK 35 std_logic_vector (2:0) b03 BEHAV  
VAR cod21 CLOCK 35 std_logic_vector (2:0) b03 BEHAV  
VAR cod22 CLOCK 35 std_logic_vector (1:0) b03 BEHAV  
VAR cod23 CLOCK 35 std_logic_vector (2:0) b03 BEHAV  
VAR fu1 CLOCK 35 std_logic (0:0) b03 BEHAV  
VAR fu2 CLOCK 35 std_logic (0:0) b03 BEHAV  
VAR fu3 CLOCK 35 std_logic (0:0) b03 BEHAV  
VAR fu4 CLOCK 35 std_logic (0:0) b03 BEHAV  
VAR grant CLOCK 35 std_logic_vector (3:0) b03 BEHAV  
VAR ru1 CLOCK 35 std_logic (0:0) b03 BEHAV  
VAR ru2 CLOCK 35 std_logic (0:0) b03 BEHAV  
VAR ru3 CLOCK 35 std_logic (0:0) b03 BEHAV  
VAR ru4 CLOCK 35 std_logic (0:0) b03 BEHAV  
VAR stato CLOCK 35 std_logic_vector (1:0) b03 BEHAV  
PROCESS 1
```

Fig 5

## EXEMPLE Fichier VHDL Avec SCAN page 1/4

```

library ieee;
use ieee.std_logic_1164.all;

entity b03 is
  port (
    --Declaration of scan_en, scan_in, scan_out-----
    SCAN_EN : in std_logic;
    SCAN_IN : in std_logic;
    SCAN_OUT : out std_logic;
    -----
    CLOCK : in std_logic;
    RESET : in std_logic;
    request1 : in std_logic;
    request2 : in std_logic;
    request3 : in std_logic;
    request4 : in std_logic;
    grant_o : out std_logic_vector(3 downto 0)
  );
end b03;

architecture BEHAV of b03 is
  --Internal scan signals declaration-----
  signal grant_o_scan : std_logic_vector(3 downto 0);
  -----
  constant INIT : std_logic_vector(1 downto 0) := "00";
  constant ANALISI_REQ : std_logic_vector(1 downto 0) := "01";
  constant ASSIGN_CONST : std_logic_vector(1 downto 0) := "10";
  signal c3 : std_logic_vector(2 downto 0);

  constant U1 : std_logic_vector(2 downto 0) := "100";
  constant U2 : std_logic_vector(2 downto 0) := "010";
  constant U3 : std_logic_vector(2 downto 0) := "001";
  constant U4 : std_logic_vector(2 downto 0) := "111";

begin
  process (CLOCK, RESET)

    variable coda0 : std_logic_vector(2 downto 0);
    variable coda1 : std_logic_vector(2 downto 0);
    variable coda2 : std_logic_vector(2 downto 0);
    variable coda3 : std_logic_vector(2 downto 0);
    variable stato : std_logic_vector(1 downto 0);
    variable ru1, ru2, ru3, ru4 : std_logic;
    variable fu1, fu2, fu3, fu4 : std_logic;
    variable grant : std_logic_vector(3 downto 0);

  begin
    if RESET='1' then
      stato:=INIT;
      coda0:="000";
      coda1:="000";
      coda2:="000";
      coda3:="000";
      ru1:='0';
      fu1:='0';
      ru2:='0';
      fu2:='0';
      ru3:='0';
      fu3:='0';
      ru4:='0';
      fu4:='0';
      grant:="0000";
    elsif CLOCK'event and CLOCK='1' then
      case SCAN_EN is
        when '1' =>
          --Scan mode-----
          grant_o_scan(1) <= grant_o_scan(2);
          grant_o_scan(2) <= grant_o_scan(1);
          grant_o_scan(1) <= grant_o_scan(0);
          grant_o_scan(0) <= grant_o_scan(1);
          coda0(2) <= coda0(1);
          coda0(1) <= coda0(2);
          coda0(0) <= coda0(1);
          coda0(1) <= coda0(0);
          coda1(2) <= coda1(1);
          coda1(1) <= coda1(2);
          coda1(0) <= coda1(1);
          coda1(1) <= coda1(0);
          coda2(2) <= coda2(1);
          coda2(1) <= coda2(2);
          coda2(0) <= coda2(1);
          coda2(1) <= coda2(0);
          coda3(2) <= coda3(1);
          coda3(1) <= coda3(2);
          coda3(0) <= coda3(1);
          coda3(1) <= coda3(0);
          fu1 <= fu2;
          fu2 <= fu1;
          fu3 <= fu4;
          fu4 <= fu3;
          grant(3) <= grant(2);
          grant(2) <= grant(3);
          grant(1) <= grant(0);
          grant(0) <= grant(1);
          ru1 <= ru2;
          ru2 <= ru1;
          ru3 <= ru4;
          ru4 <= ru3;
          stato(1) <= stato(0);
          stato(0) <= SCAN_IN;

          when others =>
            --Normal mode-----
            case stato is
              when ANALISI_REQ =>
                c3 <= coda3;
                grant_o_scan <= grant;
            end case;
          end if;
        end if;
      end process;

      --Concurrent assignment of the internal scan signals -----
      grant_o <= grant_o_scan;
      SCAN_OUT <= grant_o_scan(3);
    end if;
  end process;
end BEHAV;

```

```

EXEMPLE Fichier VHDL Avec SCAN page 2/4

if RESET='1' then
  stato:=INIT;
  coda0:="000";
  coda1:="000";
  coda2:="000";
  coda3:="000";
  ru1:='0';
  fu1:='0';
  ru2:='0';
  fu2:='0';
  ru3:='0';
  fu3:='0';
  ru4:='0';
  fu4:='0';
  grant:="0000";
  grant_o_scan <="0000";
elsif CLOCK'event and CLOCK='1' then
  case SCAN_EN is
    when '1' =>
      --Scan mode-----
      grant_o_scan(1) <= grant_o_scan(2);
      grant_o_scan(2) <= grant_o_scan(1);
      grant_o_scan(1) <= grant_o_scan(0);
      grant_o_scan(0) <= grant_o_scan(1);
      coda0(2) <= coda0(1);
      coda0(1) <= coda0(2);
      coda0(0) <= coda0(1);
      coda0(1) <= coda0(0);
      coda1(2) <= coda1(1);
      coda1(1) <= coda1(2);
      coda1(0) <= coda1(1);
      coda1(1) <= coda1(0);
      coda2(2) <= coda2(1);
      coda2(1) <= coda2(2);
      coda2(0) <= coda2(1);
      coda2(1) <= coda2(0);
      coda3(2) <= coda3(1);
      coda3(1) <= coda3(2);
      coda3(0) <= coda3(1);
      coda3(1) <= coda3(0);
      fu1 <= fu2;
      fu2 <= fu1;
      fu3 <= fu4;
      fu4 <= fu3;
      grant(3) <= grant(2);
      grant(2) <= grant(3);
      grant(1) <= grant(0);
      grant(0) <= grant(1);
      ru1 <= ru2;
      ru2 <= ru1;
      ru3 <= ru4;
      ru4 <= ru3;
      stato(1) <= stato(0);
      stato(0) <= SCAN_IN;

    when others =>
      --Normal mode-----
      case stato is
        when ANALISI_REQ =>
          c3 <= coda3;
          grant_o_scan <= grant;
        end case;
      end if;
    end if;
  end process;

  --Concurrent assignment of the internal scan signals -----
  grant_o <= grant_o_scan;
  SCAN_OUT <= grant_o_scan(3);
end if;
end BEHAV;

```

## EXEMPLE Fichier VHDL Avec SCAN page 3/4

```

if (ru1='1') then
  if (fu1='0') then
    coda3 := coda2;
    coda2 := coda1;
    coda1 := coda0;
    coda0 := U1;
  end if;
  elsif (ru2='1') then
    if (fu2='0') then
      coda3 := coda2;
      coda2 := coda1;
      coda1 := coda0;
      coda0 := U2;
    end if;
    elsif (ru3='1') then
      if (fu3='0') then
        coda3 := coda2;
        coda2 := coda1;
        coda1 := coda0;
        coda0 := U3;
      end if;
      elsif (ru4='1') then
        if (fu4='0') then
          coda3 := coda2;
          coda2 := coda1;
          coda1 := coda0;
          coda0 := U4;
        end if;
      end if;
    end if;
    fu1:=ru1;
    fu2:=ru2;
    fu3:=ru3;
    fu4:=ru4;

    stato:=ASSIGN_CONST;

    when ASSIGN_CONST =>
      if ((fu1 or fu2 or fu3 or fu4)='1') then
        case coda0 is
          when U1 =>
            grant:="1000";
          when U2 =>
            grant:="0100";
          when U3 =>
            grant:="0010";
          when U4 =>
            grant:="0001";
          when others =>
            grant:="0000";
          end case;
          coda0:=coda1;
          coda1:=coda2;
          coda2:=coda3;
          coda3:="000";
        end if;
        ru1 := request1;
        ru2 := request2;
        ru3 := request3;
        ru4 := request4;
      end if;
    end if;
  end if;
end if;

```

## EXEMPLE Fichier VHDL Avec SCAN page 4/4

```

stato:= ANALISI_REQ;
when INIT =>
  ru1 := request1;
  ru2 := request2;
  ru3 := request3;
  ru4 := request4;
  stato:= ANALISI_REQ;
when others =>
  end case;
end case;
--End mod scan-----
end if;
end process;

--Concurrent assignment of the internal scan signals -----
grant_o <= grant_o_scan;
SCAN_OUT <= grant_o_scan(3);
end if;
end BEHAV;

```

## EXEMPLE de fichier multiprocess Verilog sans scan

// Example of Multiple Processes Verilog sans scan

```
module example_4_processes (RESET, CLOCK, ENABLE, D_IN,
    A_Q_OUT, B_Q_OUT, C_Q_OUT, D_Q_OUT);
```

```
input RESET, CLOCK, ENABLE;
input [7:0] D_IN;
output [7:0] A_Q_OUT;
output [7:0] B_Q_OUT;
output [7:0] C_Q_OUT;
output [7:0] D_Q_OUT;
```

```
reg [7:0] A_Q_OUT;
reg [7:0] B_Q_OUT;
reg [7:0] C_Q_OUT;
reg [7:0] D_Q_OUT;
```

```
// D flip-flop
always @(posedge CLOCK)
begin
    A_Q_OUT = D_IN;
end
```

```
// Flip-flop with asynchronous reset
always @(posedge CLOCK)
begin
    if (RESET)
        B_Q_OUT = 8'b00000000;
    else
        B_Q_OUT = D_IN;
end
```

```
// Flip-flop with asynchronous set
always @(posedge CLOCK)
begin
    if (RESET)
        C_Q_OUT = 8'b11111111;
    else
        C_Q_OUT = D_IN;
end
```

```
//Flip-flop with asynchronous reset & clock enable
always @(posedge CLOCK)
begin
    if (RESET)
        D_Q_OUT = 8'b00000000;
    else if (ENABLE)
        D_Q_OUT = D_IN;
end
```

endmodule

EOF

Fig 7

8/10

Exemple fichier indexation Verilog - page 1/1

```

MODULE s_example_4_processes ( A_Q_OUT B_Q_OUT CLOCK C_Q_OUT D_IN D_Q_OUT ENABLE
RESET )
DECLARATION 7 INPUT 50:05 { CLOCK ENABLE RESET }
DECLARATION 8 INPUT 57:05 { D_IN }
DECLARATION 9 OUTPUT 57:05 { A_Q_OUT }
DECLARATION 10 OUTPUT 57:05 { B_Q_OUT }
DECLARATION 11 OUTPUT 57:05 { C_Q_OUT }
DECLARATION 12 OUTPUT 57:05 { D_Q_OUT }
DECLARATION 14 REG 57:05 { A_Q_OUT }
DECLARATION 15 REG 57:05 { B_Q_OUT }
DECLARATION 16 REG 57:05 { C_Q_OUT }
DECLARATION 17 REG 57:05 { D_Q_OUT }
PROCESS 20 { CLOCK }
SINCRO_CLK 20 { CLOCK }
INSTRUCTION 22 AFFECT { A_Q_OUT } AFFECTED_BY { D_IN }
END PROCESS 22
PROCESS 25 { CLOCK }
SINCRO_CLK 26 { CLOCK }
BEGIN_SECV 28 CLOCK
INSTRUCTION 28 IF { RESET }
INSTRUCTION 29 AFFECT { B_Q_OUT } AFFECTED_BY { }
INSTRUCTION 30 ELSE
INSTRUCTION 31 AFFECT { B_Q_OUT } AFFECTED_BY { D_IN }
END PROCESS 32
PROCESS 35 { CLOCK }
SINCRO_CLK 35 { CLOCK }
BEGIN_SECV 37 CLOCK
INSTRUCTION 37 IF { RESET }
INSTRUCTION 38 AFFECT { C_Q_OUT } AFFECTED_BY { }
INSTRUCTION 39 ELSE
INSTRUCTION 40 AFFECT { C_Q_OUT } AFFECTED_BY { D_IN }
END PROCESS 41
PROCESS 44 { CLOCK }
SINCRO_CLK 44 { CLOCK }
BEGIN_SECV 46 CLOCK
INSTRUCTION 46 IF { RESET }
INSTRUCTION 47 AFFECT { D_Q_OUT } AFFECTED_BY { }
INSTRUCTION 48 ELSE
INSTRUCTION 48 IF { ENABLE }
INSTRUCTION 49 AFFECT { D_Q_OUT } AFFECTED_BY { D_IN }
END PROCESS 50
ENDMODULE 52 example_4_processes

```

Fig 8



9/10

Exemple de fichier de localisation des éléments mémoire Verilog

exemple-mem-verilog

```
S_0 A_Q_OUT CLOCK 20 REG (7:0) example_4_processes  
S_0 B_Q_OUT CLOCK 26 REG (7:0) example_4_processes  
S_0 C_Q_OUT CLOCK 35 REG (7:0) example_4_processes  
S_0 H_Q_OUT CLOCK 44 REG (7:0) example_4_processes  
PROCESS 4  
EOF
```

Fig 9

## EXEMPLE de fichier multiprocess Verilog - page 1/2

```
// Example of Multiple Processes Verilog

module example_1_processes (SCAN_IN, SCAN_IN_0001, SCAN_OUT_0001, SCAN_IN_0002, SCAN_OUT_0002,
SCAN_IN_0003, SCAN_OUT_0003, SCAN_IN_0004, SCAN_OUT_0004, RESET, CLOCK, ENABLE, D_IN,
A_Q_OUT, B_Q_OUT, C_Q_OUT, D_Q_OUT);

//Declaration of scan_en, scan_in, scan_out
//*****
input SCAN_IN;
input SCAN_IN_0001;
output SCAN_OUT_0001;
reg SCAN_OUT_0001;
input SCAN_IN_0002;
output SCAN_OUT_0002;
reg SCAN_OUT_0002;
input SCAN_IN_0003;
output SCAN_OUT_0003;
reg SCAN_OUT_0003;
input SCAN_IN_0004;
output SCAN_OUT_0004;
reg SCAN_OUT_0004;
//*****

input RESET, CLOCK, ENABLE;
input [7:0] D_IN;
output [7:0] A_Q_OUT;
output [7:0] B_Q_OUT;
output [7:0] C_Q_OUT;
output [7:0] D_Q_OUT;

reg [7:0] A_Q_OUT;
reg [7:0] B_Q_OUT;
reg [7:0] C_Q_OUT;
reg [7:0] D_Q_OUT;

// D flip-flop
always @(posedge CLOCK)
begin
if (SCAN_IN) begin
SCAN_OUT_0001=A_Q_OUT[7];
A_Q_OUT[7]=A_Q_OUT[6];
A_Q_OUT[6]=A_Q_OUT[5];
A_Q_OUT[5]=A_Q_OUT[4];
A_Q_OUT[4]=A_Q_OUT[3];
A_Q_OUT[3]=A_Q_OUT[2];
A_Q_OUT[2]=A_Q_OUT[1];
A_Q_OUT[1]=A_Q_OUT[0];
A_Q_OUT[0]=SCAN_IN_0001;
end
end
else
begin
A_Q_OUT = D_IN;
end
end
//end scan condition

// Flip-flop with asynchronous reset
always @(posedge CLOCK)
begin
if (SCAN_IN) begin
SCAN_OUT_0002=B_Q_OUT[7];
B_Q_OUT[7]=B_Q_OUT[6];
B_Q_OUT[6]=B_Q_OUT[5];
B_Q_OUT[5]=B_Q_OUT[4];
B_Q_OUT[4]=B_Q_OUT[3];
B_Q_OUT[3]=B_Q_OUT[2];
B_Q_OUT[2]=B_Q_OUT[1];
B_Q_OUT[1]=B_Q_OUT[0];
B_Q_OUT[0]=SCAN_IN_0002;
end
end
else
begin
if (RESET)
B_Q_OUT = 8'b00000000;
end
end
endmodule
```

## EXEMPLE de fichier multiprocess Verilog - page 2/2

```
else
B_Q_OUT = D_IN;
end
end
//end scan condition

// Flip-flop with asynchronous set
always @(posedge CLOCK)
begin
if (SCAN_IN) begin
SCAN_OUT_0003=C_Q_OUT[7];
C_Q_OUT[7]=C_Q_OUT[6];
C_Q_OUT[6]=C_Q_OUT[5];
C_Q_OUT[5]=C_Q_OUT[4];
C_Q_OUT[4]=C_Q_OUT[3];
C_Q_OUT[3]=C_Q_OUT[2];
C_Q_OUT[2]=C_Q_OUT[1];
C_Q_OUT[1]=C_Q_OUT[0];
C_Q_OUT[0]=SCAN_IN_0003;
end
end
else
begin
if (RESET)
C_Q_OUT = 8'b11111111;
else
C_Q_OUT = D_IN;
end
end
end
//end scan condition

//Flip-flop with asynchronous reset & clock enable
always @(posedge CLOCK)
begin
if (SCAN_IN) begin
SCAN_OUT_0004=D_Q_OUT[7];
D_Q_OUT[7]=D_Q_OUT[6];
D_Q_OUT[6]=D_Q_OUT[5];
D_Q_OUT[5]=D_Q_OUT[4];
D_Q_OUT[4]=D_Q_OUT[3];
D_Q_OUT[3]=D_Q_OUT[2];
D_Q_OUT[2]=D_Q_OUT[1];
D_Q_OUT[1]=D_Q_OUT[0];
D_Q_OUT[0]=SCAN_IN_0004;
end
end
else
begin
if (RESET)
D_Q_OUT = 8'b00000000;
else if (ENABLE)
D_Q_OUT = D_IN;
end
end
end
//end scan condition
endmodule
```

Fig 10

